Intel 決心重返顯示卡市場，在 Intel Architecture Day 2020 透露完整的 Xe 繪圖市場藍圖。除了透露詳細的 Tiger Lake 集顯 Xe-LP 繪圖架構外，同時還宣布代號為 DG1 的獨立 GPU 已開始投產，預計在 2020 年開始出貨。至於大家期待的 Xe-HPG 高性能顯示卡將於 2021 年開始出貨，很有機會由 TSMC 以 6nm 製程生產，並支援 Hardware Ray-Tracing 等高階功能。
一個架構四個市場
在 Intel 計劃中， Xe 繪圖核心將擁有 4 個版本針對不同的市場，包括 Xe-LP 、 Xe-HPG 、 Xe-HP 及 Xe-HPC 。 Xe-LP 最先登場並已落實在 Tiger Lake 上採用，另有獨立 GPU 版本 DG1 ，以及針對 Server 市場的版本 SG1 。至於 Xe-HPG 將以高性能、為遊戲作最大優化的版本，於是次活動中未有透露太多訊息。 Xe-HP 及 Xe-HPC 則以 GPGPU 高性能運算為主，針對數據中心、 AI 及 HPC Exascale 市場為主。
Xe-LP 較 Gen11 的改進
Xe-LP 核心擁有最多 96 個 EU ，是 Gen11 最多 64 個 EU 的 1.5 倍，使每時脈可提升 1536 flops 、 24 pixels 及 48 Texels，達到入門級顯示卡的水平。在架構方面， Xe-LP 採用新的架構設計，包括非同步運算，視圖實體化，取樣器回饋，更新支援 AV1 的媒體引擎和更新的顯示引擎。
所謂架構的改進，主要是 Xe-LP 把 Gen11 的每 EU 的 Thread control 改為 2 個 EU 共享 Thread control ，使每次可調動的資源倍增。從 Gen11 的 2x 4-wide FP/INT ALU 及 2x 4-wide FP/Extended Math ALU ，變成 Xe-LP 的 8-wide FP/INT ALU，擁有最多 2X 的 INT16 及 INT32 運算能力。與此同時，Xe-LP 加入 L1 Data Cache 並最多集成 16MB L3 Cache、增加 1 個即共 2 個 GT1 記憶體控制器，提供 2x 64bit 記憶體頻寬可用。
